

PUB-NO: JP361219520A
DOCUMENT-IDENTIFIER: JP 61219520 A
TITLE: ELECTRIC DISCHARGE MACHINE

PUBN-DATE: September 29, 1986

INVENTOR-INFORMATION:

NAME

OKABE, TAKAO

KOMORI, AKIHIRO

COUNTRY

ASSIGNEE-INFORMATION:

NAME

BROTHER IND LTD

COUNTRY

APPL-NO: JP60060129

APPL-DATE: March 25, 1985

US-CL-CURRENT: 219/69.13

INT-CL (IPC): B23H 1/02; B23H 7/04

ABSTRACT:

PURPOSE: To increase the number of discharge pulses within a certain time and improve machining efficiency by closing a switching element by means of a pulse generated at every set time in accordance with a machining condition and applying voltage between electrodes in an electric discharge machine.

CONSTITUTION: A field-effect transistor 5 as a switching element is provided in the electric discharge driving circuit of an electric discharge machine. The transistor 5, is connected to a discharge passage between a part between a wire electrode 4 and a workpiece electrode 2 and a DC power source 1, opens and closes the discharge circuit to generate discharge in a machining gap G, and applies voltage between both electrode 2, 4 from the power source 1. And, a current detecting circuit 9 detects a discharge which is carried out between both electrodes 2, 4 with the transistor 5 being turned on, and generates a detecting signal. And, further, a first delaying means which outputs an operating signal based on the detecting signal of the circuit 9, means of generating a pulse signal regardless of the detecting signal, and a switching control means which controls the transistor 5 as the switching element are provided.

COPYRIGHT: (C)1986,JPO&Japio

⑫ 公開特許公報(A)

昭61-219520

⑤ Int. Cl.⁴B 23 H 1/02
7/04

識別記号

庁内整理番号

7908-3C
Z-8308-3C

④ 公開 昭和61年(1986)9月29日

審査請求 未請求 発明の数 1 (全7頁)

⑭ 発明の名称 放電加工機

⑮ 特 願 昭60-60129

⑯ 出 願 昭60(1985)3月25日

⑰ 発 明 者 岡 部 孝 男 名古屋市瑞穂区堀田通9丁目35番地 ブラザー工業株式会社内

⑱ 発 明 者 小 森 昭 弘 名古屋市瑞穂区堀田通9丁目35番地 ブラザー工業株式会社内

⑲ 出 願 人 ブラザー工業株式会社 名古屋市瑞穂区堀田通9丁目35番地

⑳ 代 理 人 弁理士 後藤 勇作

明 細 書

1. 発明の名称

放電加工機

2. 特許請求の範囲

放電電極と被加工物電極とを相対的に移動させるとともに、それらの電極間に電圧を印加してそれらの加工間隙に放電を発生させ、その放電エネルギーにより被加工物を加工する放電加工機において、

前記電極間と電源との放電路上に接続され、前記加工間隙に放電を発生させるように前記放電路を開閉して前記電源より前記両電極間に電圧を印加するスイッチング素子と、

そのスイッチング素子がターンオンされた状態において前記両電極間で放電が発生したことを検出して検出信号を発生する放電発生検出手段と、

その放電発生検出手段に接続され、その検出手段の検出信号に基づいて第一の設定時間後に作動信号を出力する第一の遅延手段と、

前記放電発生検出手段の検出信号とは関係なく第二の設定時間毎にパルス信号を発生するパルス信号発生手段と、

そのパルス信号発生手段のパルス信号が存在する時、前記スイッチング素子をターンオンし、前記第一の遅延手段の作動信号に基づきスイッチング素子をターンオフするスイッチング制御手段とを備えた放電加工機。

3. 発明の詳細な説明

「産業上の利用分野」

本発明は、被加工物電極と放電電極との間に電圧を印加したときの放電現象を利用して被加工物を加工するようにした放電加工機に関する。

「従来技術」

ワイヤーカット放電加工において安定して放電を繰返すためには、一回の放電毎に必要な充分な放電休止時間が必要であると考えられていた(特開昭58-89434号)。本出願人自身の先の出願に係

る特願昭59-53193号は、この点を重視して放電休止時間と放電時間との和を一定に定めるプログラマブルタイマを備え、また面粗度選択スイッチにより設定された放電時間が放電開始より経過した時オフ信号を発生する遅延回路と、この遅延回路のオフ信号によってリセットされ、前記プログラマブルタイマの駆動信号によってセットされる

フリップフロップ回路とを備えるものであった。そして、第4図に示されるように、電源の電圧と加工間隙の大きさおよび状態によって決まる不確定な無負荷時間 T_c と、面粗度などによって決まる放電時間(負荷時間) T_a と、必要充分なる固定された放電休止時間 T_b との合計時間をサインの時間 T_0 として放電加工を行なうものであったが、この従来の放電加工機では、プログラマブルタイマにより放電時間 T_a と放電休止時間 T_b との和が予め定められていたので、所定時間 T_0 内における放電パルス数を増すことができず、加工効率を上げることができなかった。

「発明が解決しようとする問題点」

本発明は上記の問題に鑑みてなされたものであり、放電パルス数を増加することができ、加工効率を向上することができる放電加工機を提供することを目的とする。

「問題点を解決するための手段」

しかして、本発明によれば、放電電極および被加工物電極間と電源との放電路上に接続され、それらの加工間隙に放電を発生させるように前記放電回路を開閉して前記電源より前記両電極間に電圧を印加するスイッチング素子と、そのスイッチング素子がターンオンされた状態において前記両電極間で放電が発生したことを検出して検出信号を発生する放電発生検出手段と、その放電発生検出手段に接続され、その検出手段の検出信号に基づいて第一の設定時間毎に作動信号を出力する第一の遅延手段と、前記放電発生検出手段の検出信号とは関係なく第二の設定時間毎にパルス信号を発生するパルス信号発生手段と、そのパルス信号発

-3-

生手段のパルス信号が存在する時、前記スイッチング素子をターンオンし、前記第一の遅延手段の作動信号に基づきスイッチング素子をターンオフするスイッチング制御手段

とを備えた放電加工機が提供される。

「作用」

上記構成によれば、第一の遅延手段により面粗度などに応じて放電が継続されるべき第一の設定時間が任意に設定され、またこれとは無関係にパルス信号発生手段により被加工物の板厚などに応じて第二の設定時間が任意に設定されるため、放電休止時間が固定されることなく原則として板厚などの加工条件に応じた第二の設定時間毎に放電パルスが発生するので、放電休止時間が短縮され、放電パルス数が増加される。

「実施例」

次に、本発明の一実施例を図面について説明する。

-4-

第1図はこの一実施例による放電加工機の放電駆動回路の全体を表わす回路図、第2図はその放電制御回路および中央処理装置との関連を示す回路図、第3図は放電制御回路のタイミングチャートである。

電源としての直流電源1の一端は、被加工物2に接続されるとともに、同じく電源をなす充電コンデンサ3の一端に接続されている。また、被加工物2と加工間隙Gを介して対向し、相対的に移動可能なワイヤ電極4は、スイッチング素子としての電界効果トランジスタ(以下単にFETという)5、ゲイオード6、無誘導抵抗よりなる電流検出抵抗7およびゲイオード8を介して直流電源1の他端に接続されており、かつ前記ワイヤ電極4はFET5を介して充電コンデンサ3の他端に接続されている。また、電流検出抵抗7の両端には周知構成によるアイソレータなどを有する放電検出のための電流検出回路9が接続されており、その電流検出回路9の出力信号路は放電制御回路10に導入され、放電制御回路10の出力信号路はFET

-5-

-8-

5のゲート端子に導入されている。なお、被加工物2およびワイヤ電極4の両端と並列に、ダイオード11と抵抗12の直列回路が接続されている。

第2図に示されるように、電流検出回路9には、第一の遅延手段をなす遅延回路13が接続されている。この遅延回路13は、信号を入力されてから負荷時間に相当する設定時間 t_D 後に短時間のパルスによる作動信号を出力するものであり、この設定時間 t_D は中央処理装置(CPU)14によって、面粗度選択スイッチ15の操作に応じて任意に設定される。放電制御回路10内には、電流検出回路9の検出信号に関係なく、ある任意に設定された設定時間(放電サイクルタイム) t_s 毎にごく短時間のパルス信号を発生するプログラマブルタイマ16が設けられている。プログラマブルタイマ16は、パルス信号発生手段をなすものであり、その放電サイクルタイム t_s はCPU14に備えられたキーボード17の操作により、被加工物2の板厚、ワイヤ電極4のワイヤ径、加工間隙Gに供給される水の電気伝導度、放電エネルギー

(FET5をターンオフする時間)などの加工条件に応じて設定される。プログラマブルタイマ16は、そのタイマ16の出力信号に基づいてハイレベルの出力信号を発生するところの、スイッチング制御手段をなすフリップフロップ(以下単にFFという)18のクロック端子CLKに接続されている。FF18のクリア端子CLRに前記遅延回路13の出力信号が導入されており、遅延回路13の出力信号がハイレベルのときFF18はクリアされて出力信号を消滅する(ローレベルとなる)。

FF18の出力信号は、放電制御回路10の始動を制御するためのアンドゲート19を介してFET5のゲート端子に導入されている。

「作動」

上記構成において、アンドゲート19に始動信号Dis onが導入されると、このアンドゲート19が開かれ、放電制御回路10のFF18からFET5のゲート端子に出力信号を与えることが可能となる。

-7-

第3図に示されるごとく、プログラマブルタイマ16が第1回目のパルスを発生すると、このパルスはFF18のクロック端子CLKに加えられる。遅延回路13の出力信号は発生していないため、FF18のクリア端子CLRはローレベルにあるので、このFF18はセットされ出力端子Qにハイレベルの出力信号を発生し、アンドゲート19を介してFET5のゲート端子にこの出力信号が加えられ、FET5はターンオンする。そして、直流電源1および充電コンデンサ3から被加工物2およびワイヤ電極4に電圧が印加される。若干の無負荷時間が経過すると、それらの放電間隙Gに放電が発生し、電流検出回路9から検出信号SGが発生され遅延回路13に加えられる。遅延回路13は、検出信号SGを加えられた時より負荷時間 t_D を経過すると短時間だけパルス信号を生じ、この信号をFF18のクリア端子CLRに加える。FF18はクリア端子CLRに信号を加えられることによって出力端子Qの出力信号を消滅するため、FET5はゲート端子に信号を加えられなくなりターンオフする。

-8-

そして、放電間隙Gの放電は微小な時間ののちに終了する。

放電サイクルタイム t_s の後に、第2回目のパルスがプログラマブルタイマ16より発生されると、このパルスがFF18のクロック端子CLKに加えられることにより、FF18はこのパルスの立上り時点に出力端子Qに出力信号を発生し、アンドゲート19を介してFET5のゲート端子にこの出力信号が加えられるため、FET5はターンオンし、被加工物2とワイヤ電極4に直流電源1および充電コンデンサ3から電圧が加えられ、若干の無負荷時間の後にこれらの放電間隙Gに放電が発生する。電流検出回路9からは検出信号SGが発生され、負荷時間 t_D の後に遅延回路13から短時間のパルスが発生する。遅延回路13のパルスはFF18のクリア端子CLRに加えられ、FF18は出力端子Qの出力信号を消滅してFET5をターンオフする。

第3回目のパルスが放電サイクルタイム t_s の後にプログラマブルタイマ16より発生された時、第3図に示された一例では、遅延回路13のパル

スが立下った後であるため、FF18は、そのクリア端子CLRがローレベルにあるので、プログラマブルタイマ16のバースがクロック端子CLKに加えられることによりセットされ、出力端子Qに出力信号を発生する。そして、アンドゲート19を介してFET5のゲート端子にこの出力信号が加えられるため、FET5はターンオンされる。この時、前記FET5が放電検出に伴って負荷時間 t_D 後ターンオフされてから前記放電サイクルタイム t_S の時間間隔よりも非常に短い間隔でFET5がターンオンされる。その後、放電間隙Gには放電が発生される。電流検出回路9から検出信号SGが発生され、遅延回路13はこの検出信号SGの立上り時点から負荷時間 t_D 後にパルス信号を発生し、このパルス信号の立上りによってFF18は出力信号を消滅するため、FET5はオフされる。

放電サイクルタイム t_S が経過して第4回目のパルスがプログラマブルタイマ16から発生されると、FF18はセットされて出力信号を発生し、FET5のゲートにこの出力信号が加えられること

により、FET5がオンされ、放電間隙Gに電圧が印加される。そして、若干の無負荷時間の後に放電間隙Gに放電が生じると、電流検出回路9から検出信号SGが発生し、遅延回路13は負荷時間 t_D 後に短時間のパルス信号を発生してFF18のクリア端子CLRにこのパルス信号を与える。FF18はその遅延回路13のパルス信号の立上り時点で出力信号を消滅し、FET5をオフさせる。

遅延回路13の出力信号が有る(ハイレベルの)間に、第5回目のサイクルタイム t_S が到来してプログラマブルタイマ16からパルスがFF18のクロック端子CLKに入っても、FF18のクリア端子CLRには遅延回路13の出力信号が入っているため、FF18はセットされず、そのFF18の出力端子Qに出力信号は出力されない。そして、次の第6回目のプログラマブルタイマ16のパルスによりFET5はオンされる。

(実施例の利点)

上記実施例によれば、遅延回路13の負荷時間 t_D およびプログラマブルタイマ16のサイクル

-11-

タイム t_S がいずれも、CPU14により設定されるので、設定が容易であり考慮時間が不要であるという利点がある。但し、本発明は上記実施例の構成に限定されるものではない。

「効果」

以上述べたように、本発明の放電加工機は上記の構成を有するものであり、加工条件に応じて設定された第二の設定時間ごとに発生されるパルスによりスイッチング素子が閉じられ、両電極間に電圧が印加されるので、加工条件に拘わらず放電の休止時間が必要充分な値に固定されていた従来の場合と比較して、所定時間内における放電パルス数を増加することができ、加工効率を向上することが可能になるという優れた効果がある。

図面

4. 図面の簡単な説明


第1図は本発明の一実施例による放電加工機の放電駆動回路の全体を表す回路図、第2図はその放電制御回路および中央処理装置との関連を示

-12-


す回路図、第3図は放電制御回路のタイミングチャート、第4図は従来の放電加工機における放電間隙を説明するための波形図である。

1…直流電源、2…被加工物、3…充電コンデンサ、4…ワイヤ電極、5…電界効果トランジスタ(FET)、7…電流検出抵抗、9…電流検出回路、10…放電制御回路、13…遅延回路、14…中央処理装置、16…プログラマブルタイマ、18…フリップフロップ(FF)、G…加工間隙、SG…検出信号、 t_D …負荷時間、 t_S …放電サイクルタイム。


代理人 弁理士 後 藤 勇 作




第 1 図



第 2 図



第3図



第 4 図

